Modern çip tasarımcılarının önündeki fiziksel ölçekleme engellerini aşmak için IBM, yeni nanostack mimarisini geliştirdi. Bu mimari, transistörleri aynı çip alanına daha fazlasını sığdırmak amacıyla derzli bir düzende dikey olarak üst üste yığıyor. Nanostack, şirketin 2021'de tanıttığı 2 nanometre çip düğümünün temelini oluşturan nanosayfa transistörü teknolojisinin üzerine inşa ediliyor.
IBM'in nanostack mimarisinin temel birimi, üst üste yığılıp birbirine yapıştırılmış iki transistörden oluşuyor. Her transistör, tek tek 5 nanometre kalınlığında — yani yaklaşık 15 sıra silikon atomu eşdeğerinde — üç nanosayfa içeriyor. Nanosayfalار arasında da yaklaşık 9 nanometrelik bir boşluk bulunuyor.
Yapay Zeka Çağına Uygun Performans Artışı
IBM'in yayımladığı teknik raporlara göre nanostack mimarisi, bir önceki nesil 2 nanometre çiplere kıyasla yüzde 50 daha yüksek hesaplama performansı ya da yüzde 70 daha iyi enerji verimliliği sağlayabilir. IBM bu teknolojiyi Japonya'nın Kyoto şehrinde düzenlenen 2025 IEEE VLSI Teknoloji ve Devreler Sempozyumu'nda tanıttı.
IBM araştırmacıları, VLSI 2026 Sempozyumu'nda da nanostack mimarisinin statik rastgele erişimli bellek (SRAM) ölçeklemesinde yüzde 40 iyileşme sağladığını gösterdi. SRAM, birçok yapay zeka uygulamasında kritik rol oynayan hızlı ancak enerji yoğun okuma-yazma işlemlerine olanak tanıyor.
Bu bellek iyileştirmesi, altı transistörden oluşan SRAM bit hücrelerinde uygulanan derzli kanal tasarımı sayesinde gerçekleşiyor. Bu tasarım, toplam hücre yüksekliğini yüzde 40 azaltarak aynı çip alanına daha fazla SRAM sığdırılmasını mümkün kılıyor.
SRAM ölçeklemesi son nesil çip teknolojilerinde ciddi ölçüde gerilediğinden bu gelişme, yapay zeka iş yüklerini desteklemeye çalışan çip tasarımcıları için iyi haber niteliği taşıyor. Örneğin 3 nanometre çip neslinden 2 nanometre nesline geçişte SRAM ölçeklemesi yalnızca birkaç puan artmıştı.
